IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Jun WAKASUGI			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	PROCESSOR SYSTEM,	PROCESSOR AND ARITH	METIC PROC	CESSING MET	HOD
REQUEST FOR PRIORITY					
	NER FOR PATENTS IA, VIRGINIA 22313				
SIR:					
☐ Full beneft provisions	fit of the filing date of U.S. of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claime	d pursuant to the
☐ Full benef §119(e):	it of the filing date(s) of I	U.S. Provisional Application(<u>Application No.</u>	s) is claimed p Date F		provisions of 35 U.S.C.
Applicants the provis	s claim any right to priori ions of 35 U.S.C. §119, a	ty from any earlier filed applis noted below.	ications to whi	ch they may be	entitled pursuant to
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan		APPLICATION NUMBER 2002-285740		IONTH/DAY/Yeptember 30, 20	
	es of the corresponding C	onvention Application(s)			
	mitted herewith				
☐ will be submitted prior to payment of the Final Fee					
were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
□ (B) Ap	plication Serial No.(s)				
□ a	are submitted herewith				
□ will be submitted prior to payment of the Final Fee					
			Respectfully	Submitted,	
				PIVAK, McCLE NEUSTADT, P.	C.
			Marvin J. Sp	Jmm) Wend	Show \
Customer Number			Registration No. 24,913		
22850)		C. Irvin McClelland Registration Number 21,124		
Tel. (703) 413-300 Fax. (703) 413-222 (OSMMN 05/03)	00		Regis	tration Num	Dor 21, 144

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月30日

出 願 番 号

Application Number:

特願2002-285740

[ST.10/C]:

[JP2002-285740]

出 願 人 Applicant(s):

株式会社東芝

2003年 2月14日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-285740

【書類名】

特許願

【整理番号】

13739501

【提出日】

平成14年 9月30日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 7/00

【発明の名称】

プロセッサシステム

【請求項の数】

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

若杉

純

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】

吉 武

贀

次

【選任した代理人】

【識別番号】 100088889

【弁理士】

英 【氏名又は名称】 橘 谷

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐

藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元 弘

【選任した代理人】

【識別番号】 100103263

【弁理士】

【氏名又は名称】 川 崎 康

【手数料の表示】

【予納台帳番号】 087654

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プロセッサシステム

【特許請求の範囲】

【請求項1】

第1のプログラムを格納する第1のプログラム記憶部と、

第2のプログラムを格納する第2のプログラム記憶部と、

前記第1及び第2のプログラムの実行アドレスを出力するプログラムカウンタと、

前記第1のプログラム中の第1のアドレスを記憶する第1のアドレス記憶部と

前記第2のプログラム中の第2のアドレスを記憶する第2のアドレス記憶部と

前記プログラムカウンタが前記第1のアドレスに一致したか否かを判断する比較部と、

前記比較部により一致したと判断されると、前記プログラムカウンタを前記第 2のアドレスに変更するアドレス変更部と、

前記第1のアドレス記憶部に記憶される前記第1のアドレスと前記第2のアドレス記憶部に記憶される前記第2のアドレスとを更新するためのデータバスと、 を備えることを特徴とするプロセッサシステム。

【請求項2】

前記第1及び第2のプログラム記憶部から読み出された命令をデコードした結果を前記データバスに供給する命令デコーダを備え、

前記第1のアドレス記憶部に記憶される前記第1のアドレスと前記第2のアドレス記憶部に記憶される前記第2のアドレスとは、前記命令デコーダの出力に基づいて更新されることを特徴とする請求項1に記載のプロセッサシステム。

【請求項3】

前記第1のプログラムは、複数種類の前記第1のアドレスをそれぞれ前記第1 のアドレス記憶部に記憶するための複数の命令と、複数種類の前記第2のアドレ スをそれぞれ前記第2のアドレス記憶部に記憶するための複数の命令とを含み、 前記第1のアドレス記憶部は、前記第1のプログラムに従って、それぞれ異なるタイミングで複数種類の前記第1のアドレスを順次記憶し、

前記第2のアドレス記憶部は、前記第1のプログラムに従って、それぞれ異なるタイミングで複数種類の前記第2のアドレスを順次記憶することを特徴とする 請求項2に記載のプロセッサシステム。

【請求項4】

外部から供給された前記第1及び第2のアドレスを、前記データバスを介して 前記第1及び第2のプログラム記憶部に記憶する制御を行うインタフェース部を 備えることを特徴とする請求項1または2に記載のプロセッサシステム。

【請求項5】

前記第1のプログラム記憶部は、ROMであり、

前記第2のプログラム記憶部は、書き換え可能なメモリであり、

前記第2のプログラムは、前記第1のプログラムの少なくとも一部を更新する ためのプログラムであることを特徴とする請求項1及至4のいずれかに記載のプロセッサシステム。

【請求項6】

前記第2のプログラムは、前記第1のプログラム中の任意箇所のデバックを行 うためのデバックプログラムであり、

前記第1のアドレスは、前記第1のプログラム中のデバックを行う箇所の先頭 アドレスであり、

前記第2のアドレスは、前記デバックプログラムの先頭アドレスであることを 特徴とする請求項1,2,3及び5のいずれかに記載のプロセッサシステム。

【請求項7】

外部から前記データバスを介して供給された前記第2のプログラム、前記第1のアドレス及び前記第2のアドレスを、それぞれ前記第2のプログラム記憶部、前記第1のアドレス記憶部及び前記第2のアドレス記憶部に記憶する制御を行うとともに、前記デバックプログラムの実行結果を外部に供給する制御を行うインタフェース部を備えることを特徴とする請求項6に記載のプロセッサシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、第1のプログラム記憶部に記憶された第1のプログラムの少なくと も一部を更新したり、デバックすることが可能なプロセッサシステムに関する。

[0002]

【従来の技術】

ワンチップマイクロコンピュータ(以下、ワンチップマイコン)は、内部にマスクROMを備えていることが多い。この種のマスクROMには、製造時に予めマイクロコードが組み込まれているが、マスクROMはデータの書き換えができないため、マイクロコードに誤りがあると、そのマイコン自体を交換しなければならず、保守性が悪く、故障時のコストがかかってしまう。

[0003]

このような問題を解消するため、プログラムROM内のマイクロコードに誤りがあったときに、その誤りのある箇所だけを更新できるようにしたプロセッサシステムが実用化されている。

[0004]

図3はこの種の従来のプロセッサシステムの概略構成を示すブロック図である。図3のプロセッサシステムは、プログラムROM1と、インストラクションデコーダ2と、プログラムRAM3と、ROMアドレスレジスタ4と、プログラムカウンタ5と、強制分岐先PCレジスタ6と、アドレス比較部7と、セレクタ8と、書き込み回路12とを備えている。

[0005]

プログラムRAM3には、誤りを直した正しいマイクロコードが格納される。 ROMアドレスレジスタ4は、プログラムROM1に格納されているマイクロコード中の誤りのある箇所(アドレス)を記憶する。強制分岐先PCレジスタ6は、プログラムRAM3中の実行すべきアドレスを記憶する。ROMアドレスレジスタ4と強制分岐先PCレジスタ6には、書き込み回路12が各アドレスを記憶する。

[0006]

アドレス比較部7は、プログラムカウンタ5がROMアドレスレジスタ4に記憶されたアドレスに一致したか否かを判断する。セレクタ8は、プログラムカウンタ5がROMアドレスレジスタ4に記憶されたアドレスに一致すると、プログラムカウンタ5を強制分岐先PCレジスタ6に記憶されているアドレスに置き換える。

[0007]

例えば、プログラムROM1に格納されているマイクロコードの特定箇所に誤りがあったとすると、プログラムカウンタ5がその特定箇所を指し示すときに、プログラムカウンタ5を強制分岐先PCレジスタ6のアドレスに置換する。これにより、プログラムRAM3に格納されている正しいマイクロコードが実行されるようになる。

[0008]

【発明が解決しようとする課題】

しかしながら、マイクロコード中に複数の誤りがある場合は、誤りのある箇所ごとに、ROMアドレスレジスタ4と強制分岐先PCレジスタ6を設けなければならず、回路規模が大きくなる。

[0009]

また、図3のプロセッサシステムは、誤ったマイクロコードを正しいマイクロコードに置き換えるだけであり、プログラムROM1中のマイクロコードをデバックする機能は備えていない。このため、マイクロコードのデバックを行うには、デバック専用回路を追加しなければならず、その分回路規模が大きくなってしまう。

[0010]

本発明は、このような点に鑑みてなされたものであり、その目的は、回路規模を大きくすることなく、プログラム中の複数箇所の誤りを修正できるようにしたプロセッサシステムを提供することにある。

[0011]

【課題を解決するための手段】

上述した課題を解決するために、本発明は、第1のプログラムを格納する第1

のプログラム記憶部と、第2のプログラムを格納する第2のプログラム記憶部と、前記第1及び第2のプログラムの実行アドレスを出力するプログラムカウンタと、前記第1のプログラム中の第1のアドレスを記憶する第1のアドレス記憶部と、前記第2のプログラム中の第2のアドレスを記憶する第2のアドレス記憶部と、前記プログラムカウンタが前記第1のアドレスに一致したか否かを判断する比較部と、前記比較部により一致したと判断されると、前記プログラムカウンタを前記第2のアドレスに変更するアドレス変更部と、前記第1のアドレス記憶部に記憶される前記第1のアドレスと前記第2のアドレス記憶部に記憶される前記第2のアドレスとを更新するためのデータバスと、を備える。

[0012]

本発明では、第1及び第2のアドレス記憶部に、第1及び第2のアドレスを繰返し記憶できるようにしたため、第1のプログラムに複数の誤りがあっても、回路規模を大きくすることなく、更新プログラムを実行でき、プログラムの保守性が向上する。

[0013]

【発明の実施の形態】

以下、本発明に係るプロセッサシステムについて、図面を参照しながら具体的 に説明する。

[0014]

図1は本発明に係るプロセッサシステムの一実施形態のブロック図である。図1のプロセッサシステムは、マイクロコード本体を格納するプログラムROM1と、マイクロコードに含まれる各命令をデコードするインストラクションデコーダ2と、マイクロコード中の誤り箇所を修正するための更新されたマイクロコードを格納するプログラムRAM3と、プログラムROM1に格納されたマイクロコードを格納するプログラムRAM3と、プログラムROM7ドレスレジスタ4と、マイクロコード中の誤り箇所を示すアドレスを記憶するROMアドレスレジスタ4と、マイクロコードの実行アドレスを出力するプログラムカウンタ5と、マイクロコード中に誤りがあるときの分岐先アドレスを記憶する強制分岐先PCレジスタ6と、ROMアドレスレジスタ4に記憶されているアドレスとプログラムカウンタ5とが一致するか否かを検出するアドレス比較部7と、両アドレスが一致したとき

にプログラムカウンタ5を分岐先アドレスに変更するセレクタ8と、外部との間でデータの送受を行うマイコンIF部9(外部IF部)とを備えている。

[0015]

図1のプロセッサシステムは、インストラクションデコーダ2、ROMアドレスレジスタ4、強制分岐先PCレジスタ6及びマイコンIF部9が共通のデータバス10に接続されている点で、図3のプロセッサシステムと異なっている。

[0016]

以下、マイクロコードの更新処理の処理手順について説明する。なお、以下の 説明では、プログラムROM1中のマイクロコードに複数の誤りがあるものとす る。

[0017]

(1)まず、マイクロコード中の時間的に最初の誤り箇所を示すROMアドレスを、外部からマイコンIF部9とデータバス10を経由してROMアドレスレジスタ4に記憶する。同様に、更新されたマイクロコードを記憶するプログラムRAM3のアドレスを、外部からマイコンIF部9とデータバス10を経由して強制分岐先PCレジスタ6に記憶する。

[0018]

(2) その後、プログラムカウンタ5は、カウントアップ動作を開始し、プログラムカウンタ5をアドレスとしてプログラムROM1から命令を読み出して、インストラクションデコーダ2でデコードし、命令を実行する。

[0019]

(3) それに並行して、アドレス比較部7は、プログラムカウンタ5がROM アドレスレジスタ4に記憶されているROMアドレスと一致するか否かを検出し 、一致しなければ、上記(2)及び(3)の処理を繰り返す。

[0020]

(4)上記の(3)で一致が検出されると、セレクタ8は、プログラムカウンタ5を強制分岐先PCレジスタ6に記憶されている強制分岐先アドレスに変更する。

[0021]

(5)強制分岐先アドレスは、プログラムRAM3中の更新されたマイクロコードを指し示しているため、以後は、プログラムROM1中の誤ったマイクロコードの代わりに、プログラムRAM3中の更新されたマイクロコードが実行される。

[0022]

(6) また、ROMアドレスレジスタ4には、プログラムROM1中のマイクロコードの次の誤り箇所を示すアドレスが記憶される。同様に、強制分岐先PCレジスタ6には、プログラムRAM3中の更新されたマイクロコードのアドレスが記憶される。

[0023]

(7)以後、上記の(2)~(6)の処理が繰り返される。

[0024]

上記の(1)や(6)でROMアドレスレジスタ4や強制分岐先PCレジスタ6にアドレスを記憶する方法として、上述したように外部から供給されたアドレスをマイコンIFとデータバス10を経由して各レジスタに記憶する方法と、プログラムRAM3中のプログラムに従って各レジスタに記憶する方法がある。

[0025]

後者の場合、例えば、プログラムRAM3中のプログラム中に、ROMアドレスレジスタ4や強制分岐先PCレジスタ6のアドレスを記憶する命令を記述しておく。

[0026]

図2はこの種の命令列の一例を示す図である。図2の例では、まず、プログラムカウンタ5が000のときに、ROMアドレスレジスタ4に100番地のアドレスを記憶する。プログラムカウンタ5が001になると、強制分岐先PCレジスタ6に10番地のアドレスを記憶する。プログラムカウンタ5が002になると、強制分岐を許可する。プログラムカウンタ5が003になると、80番地に分岐して、更新されたプログラムを実行する。

[0027]

その後、プログラムカウンタ5が010になると、次の誤り箇所をROMレジ

スタに記憶し、011で強制分岐先PCレジスタ6を記憶する。以降、プログラムカウンタ5が030になった場合も、同様の処理が行われる。

[0028]

このように、本実施形態では、ROMアドレスレジスタ4と強制分岐先PCレジスタ6に、データバス10を経由して複数種類のアドレスを繰返し記憶できるようにしたため、プログラムROM1中のマイクロコードに複数の誤りがあっても、回路規模を増大することなく、各誤りに対応する更新マイクロコードを実行できる。このため、プログラムの保守性がよくなる。

[0029]

図1のプロセッサシステムは、プログラムROM1のデバックにも利用できる。この場合、図1の点線で示すように、マイコンIFに接続されたホストコンピュータからの指示によりデバックを行う。デバックには、プログラムROM1内の指定されたアドレス位置だけブレークさせてデバックする手法と、プログラムROM1内のプログラムを1ステップずつ実行する手法の2種類がある。

[0030]

前者の場合、以下の手順でデバックを行う。

[0031]

(1)まず、ホストコンピュータからマイコンIFを介してプログラムRAM 3に、デバックプログラムを格納する。

[0032]

(2) 次に、ホストコンピュータからマイコンIFを介してROMアドレスレジスタ4に、プログラムROM1内のデバックを行う先頭アドレスを記憶する。 同様に、強制分岐先PCレジスタ6に、デバック時の分岐先アドレス(この場合、プログラムRAM3内のデバックプログラムの先頭アドレス)を記憶する。

[0033]

(3)次に、プログラムROM1を開始する。

[0034]

(4)プログラムカウンタ5がROMアドレスレジスタ4の値に一致すると、 強制分岐先PCレジスタ6の値に基づいて、プログラムRAM3内のデバックプ ログラムが実行される。

[0035]

(5) このデバックプログラムでは、例えば、任意のメモリ及びレジスタの値 をマイコンIFを介してホストコンピュータに伝送するという処理を実行する。

[0036]

(6) これにより、プログラムROM1内の任意のアドレス範囲についてデバックを行うことができる。また、デバックプログラムの中で、ROMアドレスレジスタ4と強制分岐先PCレジスタ6に新たな値を記憶することもでき、プログラムROM1内の複数箇所について連続的にデバックを行うことも可能である。

[0037]

(7)デバックプログラムの中で間接アドレッシングまたはスタックを利用したリターンを行って、元のプログラムROM1の処理に戻る。

[0038]

(8)以降、(3)~(7)の処理を繰り返す。

[0039]

プログラムROM1内のプログラムを1ステップずつ実行する場合は、(1) \sim (6) の手順は同じである。

[0040]

(7)次に、デバックプログラムの中でROMアドレスレジスタ4を+1する

[0041]

(8) 次に、(3)~(7) の処理を繰り返す。

[0042]

このように、本実施形態によれば、デバック用の専用のハードウェアを設けなくても、プログラムROM1内のプログラムのデバックも行うことができる。このため、プログラムの開発が容易になる。

[0.043]

【発明の効果】

以上詳細に説明したように、本発明によれば、第1及び第2のアドレス記憶部

に記憶されている第1及び第2のアドレスを、データバスを介して更新できるため、第1のプログラムに複数箇所の誤りがあっても、回路規模を大きくすることなく、各誤りに対応した複数の更新プログラムを実行できる。したがって、プログラムの保守性がよくなる。

【図面の簡単な説明】

【図1】

本発明に係るプロセッサシステムの一実施形態のブロック図。

【図2】

プログラムRAMに格納されるプログラムの一例を示す図。

【図3】


従来のプロセッサシステムの概略構成を示すブロック図。

【符号の説明】

- 1 プログラムROM
- 2 インストラクションデコーダ
- 3 プログラムRAM
- 4 ROMアドレスレジスタ
- 5 プログラムカウンタ
- 6 強制分岐先PCレジスタ
- 7 アドレス比較部
- 8 セレクタ
- 9 マイコンIF部
- 10 データバス
- 11 ホストコンピュータ

【書類名】 図面

【図1】




特2002-285740

【図2】

- 000 move ROM_ADR, #h100
- 001 move 分岐先 reg, #h010
- 002 強制分岐を Enable にする
- 003 JUMP h080
- … (中略) …
- 010 move ROM_ADR, #h200
- 011 move 分岐先 reg, #h110
- 012 JUMP h120
- … (中略) …
- 030 move ROM_ADR, #h300
- 031 move 分岐先 reg, #h210
- 033 JUMP h140

【図3】



【書類名】 要約書

【要約】

【課題】 回路規模を大きくすることなく、プログラム中の複数箇所の誤りを修正できるようにする。

【解決手段】 プロセッサシステムは、プログラムROM1と、プログラムRAM3と、ROMアドレスレジスタ4と、プログラムカウンタ5と、強制分岐先PCレジスタ6と、アドレス比較部7と、セレクタ8と、マイコンIF部9とを備えている。ROMアドレスレジスタ4と強制分岐先PCレジスタ6に、データバス10を経由して複数種類のアドレスを繰返し記憶できるようにしたため、プログラムROM1中のマイクロコードに複数の誤りがあっても、回路規模を増大することなく、各誤りに対応する更新マイクロコードを実行できる。このため、プログラムの保守性がよくなる。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝